8085 के इंटरप्ट संबंधित निर्देश (Interrupt related Instructions of 8085)

इस वक्तव्य में हम, ८०८५ में उपयोग होने वाले इंटरप्ट से संबन्धित निर्देशों के बारे में जानेंगे। ८०८५ माइक्रोप्रोसेसर में इंटरप्ट से संबन्धित ४ निर्देश निचे प्रदर्शित है जिनका उपयोग कर हम इंटरप्ट को नियंत्रित कर सकते है।

1.      EI

2.      DI

3.      SIM

4.      RIM

यह निर्देश केवल मस्केबल इंटरप्ट को ही नियंत्रित  कर सकती है। TRAP को ये नियंत्रित नहीं कर सकती।

1.      EI:

सभी मस्केबल इंटरप्ट को इनेबल करने के लिए हम इस निर्देश का उपयोग करते है। जब यह निर्देश क्रियान्वित होता है, तो  यह इंटरप्ट इनेबल फ्लिप फ्लॉप को सेट कर देता है। जिससे सभी मस्केबल इंटरप्ट प्रोसेस होने के किये माइक्रोप्रोसेसर पर आ सकती है। यह एक १ बाइट कि इंस्ट्रक्शन होती है।

2.      DI:

सभी मस्केबल इंटरप्ट को डिसेबल  करने के लिए हम इस निर्देश का उपयोग करते है। जब यह निर्देश क्रियान्वित होता है, तो  यह इंटरप्ट इनेबल फ्लिप फ्लॉप को रिसेट कर देता है। जिससे सभी मस्केबल इंटरप्ट प्रोसेस होने के किये माइक्रोप्रोसेसर पर नहीं आ सकती है। यह भी एक १ बाइट इंस्ट्रक्शन है।

3.      SIM:

प्रोग्राम कण्ट्रोल द्वारा मस्केबल इंटरप्ट को इनेबल करने के लिए EI इंस्ट्रक्शन का प्रयोग किया जाता है। यह इंस्ट्रक्शन सभी मस्केबल इंटरप्ट को एक साथ इनेबल करती है। यह कार्य हम SIM इंस्ट्रक्शन के द्वारा ओर अधिक निपुर्णता के साथ कर सकते है।

चित्र 1: SIM इंस्ट्रक्शन .

यह एक 1 बाइट इंस्ट्रक्शन है । यह इंस्ट्रक्शन निम्न कार्यो को कर सकती है:

•  यह RST 7.5 , RST 6.5 और RST 5.5 को मास्क कर सकती है। यदि D₀  बिट का मान 1 होता है तो, RST 5.5 मास्क हो जाती है। और यदि यह बिट 0 होती है तो यह इंटरप्ट अनमास्क रहती है । अर्थात यह माइक्रोप्रोसेसर के लिए उपलब्ध होती है। इसी प्रकार, जब D₁  और  D₂  बिट के मान 1 होता है, तो RST 6.5 तथा RST 7.5 क्रमश: मास्क होती है। और जब इनका मान 0 होता है तब यह अनमास्क होती है। D₃ बिट तीनो इंटरप्ट को एक साथ मास्क करने के लिए उपयोग होती है  जब यह बिट 0 होगी तब यह तीनो इंटरप्ट इनेबल होगी और जब यह बिट 1 होगी तब तीनो इंटरप्ट मास्क हो जाएगी । इस बिट के 0 होने पर यह D₀, D₁ और D₂ के मानो का प्रभाव ख़त्म हो जाता है ।

• बिट D₄ RST 7.5 पर अधिक कण्ट्रोल प्रदान करती है इस बिट के द्वारा RST 7.5 के फ्लिप फ्लॉप को रिसेट किया जा सकता है. जिससे इस इंटरप्ट को मास्क किया जा सकता है ।

• जब हमें श्रेणी क्रम में डाटा को I/O के साथ कम्यूनिकेट करना होता है, तब हम इस इंस्ट्रक्शन का प्रयोग करते है । इस इंस्ट्रक्शन कि D₆ तथा D₇ बिट इस कार्य के लिए उत्तरदायी होती है । इन बिट्स के मान से इंटरप्ट प्रभावित नहीं होती है। जब भी सीरियली डाटा भेजना होता है, तो डाटा भजने से पहले D₆ बिट को इनेबल करना होता है । यह बिट सिरिअल आउटपुट डाटा लेच को इनेबल करता है और D₇ से डाटा को I/O पर संचारित किया जाता है।

D₅ बिट सामान्यत: निष्क्रिय होती है इससे इंटरप्ट या सीरियल संचार में कोई प्रभाव नहीं पड़ता । यह इंटरप्ट इंस्ट्रक्शन accumulator के मान के आधार पर कार्य कराती है । अर्थात D₀ से D₇ तक कि बिट्स accumulator कि बिट्स होती है।

4.      RIM

८०८५ माइक्रोप्रोसेसर में एक से अधिक इंटरप्ट होती है । जब किसी इंटरप्ट को माइक्रोप्रोसेसर प्रोसेस करता है तो उस समय अन्य इंटरप्ट भी सर्वीस के लिए रिक्वेस्ट कर सकती है। ऐसी  स्थिति में माइक्रोप्रोसेसर में यह इंटरप्ट अपूर्ण अवस्था (Pending Condition) में रहती है. इन अपूर्ण इंटरप्ट को ज्ञात करने के लिए माइक्रोप्रोसेसर 8085 में हम RIM इंस्ट्रक्शन का उपयोग करते है।

             

 

चित्र 2 : RIM इंस्ट्रक्शन.

           यह भी एक 1 बाइट इंस्ट्रक्शन है । जो कि निम्न कार्य कराती है:

• बिट D₀ से D₂ तक के बिट्स क्रमश: RST  5.5, RST  6.5 और RST  7.5 कि स्थिति (status) को दर्शाती है। यदि इन बिट्स मेसे कोई बिट का मान 1 होता है तो वह इंटरप्ट मास्क होती है.
• बिट D₃ का उपयोग इंटरप्ट को इनेबल करने के लिए किया जाता है । इस बिट का मान 1 होने पर यह इंटरप्ट का इनेबल होना दर्शाता है ।

• बिट्स D₄ से D₆ तक के बिट्स क्रमशः RST 5.5, RST  6.5 और RST  7.5 का पेंडिंग होना दर्शाती है ।

• बिट D₇  सीरियल डाटा ग्रहण करने के किये उत्तरदायी होती है.

 Reference:
1. R.S. Gaonkar.
2. SIM Gif, "https://i.stack.imgur.com/AFeq8.jpg".
3. RIM Gif, "https://qph.fs.quoracdn.net/main-qimg-96d2641033eeb309322d9a0e6639bbe8-c".